# 10 層 Any-layer HDI PCB：疊構、材料與製程教學修訂稿

更新日期：2026-10-07  
依據：原始疊構圖 `assets/img-001.png` 與 `chat.md`。本稿為修訂後的教學內容，原始對話保留供追溯。

本文區分「圖面規格」、「一般製程原理」與「待製板廠確認事項」。疊構圖可說明成品結構，但不足以直接定義實際製程 recipe、供料來源或驗收標準。

## 1. 疊構與厚度

圖面標題為 10L anylayer，成品厚度目標為 **0.75 ± 0.076 mm**。以表列 mil 數值加總為 **30.38 mil = 0.771652 mm，約 0.772 mm**，落在目標範圍 0.674–0.826 mm 內。毫米欄個別數值經四捨五入，逐項加總可能與總計略有差異。

厚度表包含兩面防焊層；實際成品厚度量測位置、是否包含局部防焊與表面處理，應以製板圖面及驗收約定為準。不能將最後壓合當下的板厚直接等同包含後段防焊的成品厚度。

| 項目 | 圖面規格 | 說明 |
|---|---|---|
| L1、L10 銅層 | 各 1.2 mil，約 30 µm | copper foil + plated，為面銅規格，不是孔壁銅厚 |
| L2–L9 銅層 | 各 0.8 mil，約 20 µm | 圖面表列值；L5、L6 另標註 copper foil 0.5 oz |
| L1–L2、L9–L10 | 1037MR，各 1.86 mil，約 47 µm | 壓合後介電層估算值 |
| L2–L3、L3–L4、L7–L8、L8–L9 | 1067MR，各 2.41 mil，約 61 µm | 壓合後介電層估算值 |
| L4–L5、L6–L7 | 1037HR，各 2.06 mil，約 52 µm | 壓合後介電層估算值 |
| L5–L6 | CORE 2.5 mil，約 64 µm | 中央 core 的介電厚度，兩面銅層另列 |
| 兩面防焊 | 各 0.8 mil，約 20 µm | 圖面估算值，不代表所有位置的實際膜厚均一致 |

圖面註明介電層厚度以 **內層殘銅率 70%** 估算。殘銅率是該層指定區域內保留銅面積的比例，不是樹脂含量。實際介電厚度還受銅圖形分布、PP 規格、樹脂流動與壓合條件影響。

### 殘銅率的簡化估算

常見的一階估算式為：

> 壓後介電厚度 ≈ PP 標稱厚度 − 被填銅層厚度 ×（1 − 殘銅率）

以本圖套用（每張 PP 只填下方一層 0.8 mil 內層銅）：

- 由圖面 70% 的數值反推 PP 標稱厚度：1037MR ≈ 2.10 mil、1067MR ≈ 2.65 mil、1037HR ≈ 2.30 mil。這是**由公式反推的值**，不是供應商料號資料。
- 殘銅率每變動 10 個百分點，單層介電厚度變動 0.08 mil；八層 PP 合計變動 0.64 mil（約 16 µm）。
- 全部以 30% 估算時總厚約 0.707 mm；10% 時約 0.674 mm，剛好落在公差下限。

此模型忽略流膠外溢、樹脂收縮與各層殘銅率差異，只用於說明趨勢；實際以板廠疊構軟體與切片實測為準。

### 銅層標示的差異

- L1／L10：copper foil + plated，1.2 mil。外層還要經歷最後一次填孔電鍍，有通孔時也一起電鍍，面銅累積較厚。
- L2–L4、L7–L9：copper foil + plated，0.8 mil。積層後的填孔電鍍也會增厚該層面銅。
- L5／L6：只標 copper foil 0.5 oz，是 Core 自帶銅箔。

以上為一般原理；各層銅箔與電鍍的實際比例依板廠製程。

## 2. Core、銅箔與 PP 的材料概念

### Core（銅箔基板）

Core 通常由玻纖布與已固化樹脂形成介電基材，表面覆有銅箔。此板中央 core 位於 L5–L6；L5、L6 是銅層，中間的 2.5 mil 是介電層。

圖面材料註記為 **EM370(Z)**。EMC 官方有 EM-370(Z) 系列材料資料，但實際版本與子型號仍須以此專案核准的材料文件確認。

圖面同時標示 L5、L6 為 0.5 oz 銅箔與 0.8 mil 厚度。0.5 oz 表示單位面積銅重量，其常見名義厚度約 17 µm；0.8 mil 約 20 µm。兩者是否分別代表起始銅箔與加工後銅厚，應由製板廠確認，不能僅憑圖面斷言差值一定來自填孔電鍍。

### PP（Prepreg，半固化片）

PP 由玻纖布浸漬樹脂，並加工至半固化的 **B-stage** 狀態。壓合時樹脂受熱軟化、流動，填入線路間隙，再進一步固化，使相鄰銅層與既有板體結合。

玻纖提供補強與尺寸穩定性；樹脂提供黏結、絕緣及填隙作用。壓合後的介電層是玻纖與固化樹脂的複合材料，不是純膠水層。

**1037、1067 是玻纖布 style 的標示；MR、HR 是此圖使用的 PP 代碼。** 不應僅憑代碼將 MR/HR 確定展開為 Medium Resin / High Resin，或斷言其為 EMC 的統一命名。實際含膠率、布厚、開纖處理、片數與供料規格需查 PP datasheet 或板廠材料表。

原稿提到的「1037 未壓厚度約 1.1–1.3 mil」缺少對應料號資料，而且混淆乾玻纖布與含樹脂 PP 的厚度，本稿不採用此數值。1067 的布厚與補強效果也不能直接推導整張 PP 的最終剛性或尺寸穩定度。

**乾玻纖布本身的厚度**（IPC-4412 布種資料，Isola 玻纖布表）：1037 約 1.1 mil（0.028–0.030 mm），1067 約 1.4 mil（0.035 mm）。兩者都比壓後介電層薄，差值主要由樹脂補足。HDI 常用這類薄的開纖布，讓雷射鑽孔的孔形較均勻。

**由圖面數據觀察 MR／HR**：同為 1037 布，MR 壓後 1.86 mil，HR 壓後 2.06 mil。布種相同而壓後較厚，表示 HR 層的樹脂量較多。HR 位於 Core 兩側，需要填平 L5／L6 銅圖形與中央孔區域。這是由數據推論，不代表 HR 的正式定義。

**介電厚度與阻抗**：介電厚度和樹脂／玻纖比例會影響 Dk，進而影響走線阻抗。本圖未提供 Dk／Df 或阻抗設計，需另查材料資料與阻抗疊構表。

### EM-370(Z) 與配套 PP 的關係

EMC 官方資料表列有 **EM-370(Z)-15 / EM-37B(Z)-15** 這組 laminate / prepreg 產品。這可支持該系列具有基板與配套 PP，但圖面的 `material = EM370(Z)` 未列出 PP 完整料號、子型號、供應商或原始玻纖來源，不能直接證明所有 PP 都是 EM-37B(Z) 或 -15 版本。

玻纖布 style 是補強材料的結構標示，並非 EM-370(Z) 樹脂型號。PP 可屬於某材料供應商的產品體系，但其玻纖布織造來源需另查供應鏈文件。混用材料應依相容性、製程驗證與客戶核准判定；不宜寫成「所有 HDI 一律禁止不同廠牌材料」。

### 材料物性的正確表達

EMC 的 **-15 版本**官方資料表標示高 Tg、無鹵、高熱可靠度與抗 CAF，Tg 典型值為 DSC 190°C、TMA 180°C、DMA 210°C。不同測試方法得到不同數值，引用時必須保留方法與材料版本。

資料表中 **50–260°C 的 1.8% 是 Z 向總熱膨脹比例**；應與以 ppm/°C 表達的 CTE 分開說明。這些數據是材料典型值，不能單獨保證堆疊微孔在特定壓合、迴焊及使用條件下的可靠度。

**Tg 不是壓合溫度。** 壓合需依材料與板廠核准曲線控制溫度、壓力、升溫速率、保溫時間與真空條件。本圖沒有提供曲線，因此不採用原稿的 190–210°C 壓合範圍。

**為什麼要選高 Tg 材料**：本板要經歷四次壓合，再加上後續的組裝迴焊，熱歷程很多。這是選用高 Tg、低 Z 向膨脹材料的原因之一。

## 3. 孔結構與導通

圖面左側標有 **Via 1–10**，表示全厚度通孔結構；右側為逐層孔的示意。Any-layer HDI 可利用相鄰層微孔與線路組合形成跨層連接，並不表示每個位置都有一條從 L1 到 L10 的連續孔柱，也不表示通孔會與所有銅層電性相連。

教學需區分：

- **相鄰層 microvia**：由新增外側銅層穿過一層介電材料，到達下方承接銅墊。
- **Stacked microvia**：相鄰 build-up 孔在平面位置對齊，通常需填孔及控制孔頂平整度，供下一階段孔承接。
- **Staggered microvia（錯位微孔）**：相鄰層微孔錯開位置，靠承接墊上的一小段銅橫向相連。錯位比堆疊多佔平面空間，但一般認為對熱應力較不敏感；堆疊孔省空間，卻要嚴格控制填孔、孔頂凹陷與界面。選擇依板廠能力與可靠度驗證。
- **L5–L6 中央 core 孔**：孔型、鑽孔方式、填孔材料與平坦化方式須由板廠孔表確認；圖面不足以指定雷射／機械鑽與全銅填孔。
- **Via 1–10 通孔**：跨越全板厚度，孔壁鍍銅；它在哪些層接入線路、哪些層使用避空，須由設計資料決定。
- **PTH 零件孔**：供插件零件焊接的鍍通孔，與訊號 via 的用途不同。

### 微孔深寬比

微孔深寬比 = 介電層厚度 ÷ 孔徑。IPC-2226 以 1:1 為上限，許多板廠建議在 0.8:1 以下，填孔電鍍會比較穩定。本圖的介電層約 47 µm（1037MR）、52 µm（1037HR）、61 µm（1067MR），Core 約 64 µm。若孔徑 100 µm，深寬比約 0.47–0.64；孔徑縮到 60 µm 時，1067MR 層就會超過 1:1。圖面沒有孔徑，正式值以 drill chart 與板廠能力表為準。

## 4. 四次對稱 build-up 的教學製程

以已供應的 L5–L6 雙面 core 為起點，此疊構可用 **四次對稱逐層壓合**說明：

| 階段 | 新增銅層 | 新增介電材料 | 形成的板體範圍 |
|---|---|---|---|
| 起點 | L5、L6 | 中央 2.5 mil core | L5–L6 |
| Build-up 1 | L4、L7 | 1037HR | L4–L7 |
| Build-up 2 | L3、L8 | 1067MR | L3–L8 |
| Build-up 3 | L2、L9 | 1067MR | L2–L9 |
| Build-up 4 | L1、L10 | 1037MR | L1–L10 |

Core 由材料廠製成的固化過程，與 PCB 廠的四次 build-up 壓合是不同計數範圍。實際投產順序仍需板廠製程流程表確認。

HDI 結構常寫成 **4+2+4**：中央 2 層 Core，上下各做四次積層。每一層都能用雷射微孔連到相鄰層，所以叫 any-layer，也稱 **ELIC（Every Layer Interconnect）**。

### 板廠常用說法對照

| 教學步驟 | 板廠常聽到的說法 |
|---|---|
| 中央 Core 加工 | 開料、內層線路、AOI、棕化 |
| 排板 | 疊板（排板）、鉚合／熔合 |
| 壓合 | 壓合 |
| 形成微孔 | 鐳射（雷射）鑽孔 |
| 除膠渣 | 除膠渣（Desmear） |
| 導電化 | 化學沉銅（PTH）、黑影等直接金屬化 |
| 填孔鍍銅 | 電鍍填孔（常見 VCP 填孔線） |
| 形成線路 | 影像轉移：壓膜、LDI 曝光、顯影、蝕刻、去膜 |
| 檢查與結合處理 | AOI、棕化（或黑化） |
| 全厚度孔 | 機械鑽孔、沉銅、電鍍 |
| 防焊 | 防焊（綠漆）塗佈、曝光、顯影 |
| 表面處理 | 化金（ENIG）、化鎳鈀金（ENEPIG）、OSP 等 |
| 成型與檢驗 | 成型（Routing）、電測（E-test）、FQC |

各廠用詞和設備不同，此表只供溝通時對照。

### 中央 core 加工

製板廠開料後，依核准工法製作 L5–L6 的線路與孔連接。若中央孔上方需要堆疊微孔，須有相應填孔／平坦化方案。線路加工、孔加工與電鍍的具體先後依製程路徑而定。完成必要檢查與銅面結合處理後，進入逐層積層。

### 每次 build-up 的一般循環

1. **排板與壓合**：上下加入指定 PP 與銅箔。樹脂流動、填隙並固化，新增兩個銅層。
2. **形成微孔**：對新增層開孔，露出下方承接銅墊。銅面開窗與雷射設備選擇依板廠工法，不由本圖指定 CO₂ 或 UV。
3. **除膠渣與導電化**：清潔孔底與孔壁，形成後續電鍍所需的導電層；可採化學銅或經核准的其他方式。
4. **填孔與銅厚控制**：鍍銅形成孔內連接；堆疊孔依設計填孔並控制表面平整度。是否另需面銅減薄或機械平坦化，依製程確認。
5. **形成線路與檢查**：利用成像、顯影、蝕刻或相應製程形成線路，檢查後準備下一次壓合。LDI、酸性／鹼性蝕刻及減成法／半加成法等選擇，需由實際工法決定。

以上為教學用一般流程；不同板廠可能調整線路成像、電鍍與蝕刻的先後，不應將此動畫當作製造作業指導書。

### 全厚度孔與後段製程

若設計採用 Via 1–10 或 PTH 零件孔，一般在最終積層完成後安排全厚度鑽孔及孔壁金屬化。微孔填銅與通孔鍍銅可能分開加工，不能假定一定在同一槽或同一次電鍍完成。

後段包括外層線路完成、防焊、指定表面處理、成型及檢驗。圖面未指定 ENIG 或 ENEPIG，也未指定打線需求，因此教學僅介紹其為可能的表面處理選項，不宣稱本板已採用。

## 5. 圖面 Notes 與品質控制

圖面建議避免 through via，並對 PTH 零件孔標示 **孔銅 0.4 mil Min.，約 10.16 µm**。Min. 表示最低值，不是最高值；不能改寫成「只能鍍到 0.4 mil」。此註記也不能單獨證明符合任一 IPC 品質等級，需將孔銅要求、產品用途與驗收規範交由板廠確認。

面銅與孔銅的製程控制可能互相影響，但外層銅過厚、蝕刻精度與通孔可靠度間的取捨取決於實際工法。原稿將高深寬比、側蝕、短路或孔裂寫成必然結果，證據不足；本圖沒有提供孔徑，無法計算通孔深寬比。

重要控制項包括層間對位、介電厚度、微孔孔底清潔、填孔空洞、銅接合界面、孔頂凹陷、面銅與孔銅厚度。原稿的 **dimple < 5 µm** 不是本圖提供的要求；允收值須查板廠能力與客規。

尺寸漲縮需依各階段實測補償，不能斷言 X/Y 在每次壓合都持續收縮，或所有曝光都採非線性動態補償。

成品開短路電測、四線式低電阻量測、絕緣耐壓測試及熱可靠度測試是不同檢驗，不應合併為「四線式高壓 Flying Probe」。AOI 與一次成品電測也不能保證所有微孔長期可靠度。切片可檢查被取樣位置的孔形、孔銅與界面；Void（空洞）、Separation（分離）與 Crack（裂紋）應分別描述。

## 6. 製作動畫前的待確認資料

下列缺項不影響一般原理教學，但在取得資料前應顯示為示意／待確認：

- Core 與 PP 的完整材料料號、版本、含膠率、片數及供料文件。
- MR／HR 的正式定義與 1037／1067 的布料處理規格。
- HDI drill chart、孔徑、承接墊、堆疊／錯位配置與中央孔工法。
- PTH 孔銅的正式目標、最低值與適用驗收要求。
- 壓合曲線、實際線路工法、填孔平坦度與品質檢驗規格。
- 表面處理及成品厚度量測定義。

## 7. 互動教學實作與材料章節修訂

已實作為 `index.html`，版本 v1.5，入門說明與工程觀察合併在同一個解說面板，介面與解說採繁體中文／英文並列。材料章節為四個不同畫面：拆解 PP 成分、壓合與樹脂填隙、固化與層間結合、Core 與 PP 對照。壓合畫面保留壓板與流動箭頭；完成固化後移開壓板，展示結合完成的銅箔、介電層與既有板體。

第四張 Core／PP 對照用於說明起始材料的固化狀態、銅箔配置與用途，不是 PP 製程的下一個步驟，也不表示固化 PP 會自動變成另一張 Core。下列為實作依據。

建議製作繁體中文單頁 HTML 教學，主畫面為可點選的 PCB 剖面，搭配材料放大視圖與製程時間軸。

1. **探索疊構**：點選 L1–L10、core、PP 或防焊，顯示名稱、位置、圖面厚度與功能；提供展開／收合與等比例／放大薄層顯示。
2. **認識材料**：以玻纖網格和樹脂分別呈現 PP，動畫顯示 B-stage 到流動、填隙與固化；Core 則顯示已固化基材及兩面銅箔。
3. **製程播放**：從 L5–L6 開始，逐階段新增上下兩層；每階段可暫停、前進、重播壓合、鑽孔、導電化、填銅及線路形成。
4. **理解孔連接**：切換相鄰層微孔、堆疊微孔與全厚度通孔，以發光路徑說明導通；通孔僅在示意接入層亮起，其他層顯示避空。
5. **理解厚度**：逐層顯示厚度加總。殘銅率與流膠採定性示意，沒有材料模型時不輸出假精準的厚度預測。

v1.2 新增：
- 孔連接加入「錯位微孔」，共四種孔型。
- 合併「入門導覽／工程詳解」為單一解說；製程步驟加入「廠內常聽到」用語框，以及銅層標示、布厚、MR／HR 觀察、Dk、高 Tg、4+2+4／ELIC 等說明。
- 頁面下方新增「動手算一算」：殘銅率滑桿（連動全板總厚與公差），以及微孔深寬比計算器（孔深沿用滑桿算出的介電厚度）。
- 修正表面處理色塊未定義、簡體字與版本號。

v1.3 新增：
- 結構章點選某層時，原始疊構圖同步標出對應列；也可以點原圖選層。
- 孔連接加入「自選路徑」：任選起訖層，顯示需要幾段相鄰層連接，經過 L5–L6 時標示中央孔待確認。
- 製程播放加入計數器（銅層、壓合次數、已填孔微孔層、熱歷程）與時間軸懸停預覽。
- 「想一想」擴充為每章 4 題，含計分與對錯標示。
- 新增疊構拼圖：把九張介電材料放回正確位置，附三段提示。

v1.4 新增：
- 「影片補充」區塊：嵌入 YouTube 影片（點擊才載入），10 個章節各附重點、本板對照與跳到本頁的按鈕；右側解說依目前內容顯示對應的影片片段。內容整理見第 9 節。

v1.5 新增：
- 第 05 章「線路工法」：mSAP、SAP、aSAP（RDL）六步剖面、三欄並排、去底滑桿與測驗。內容整理見第 10 節。

畫面標明剖面與孔形為教學示意。材料數據與製程條件保留來源及待確認說明，解說面板先給白話說明，再接工程觀察，兩種深度同時呈現。

## 8. 參考來源

- 專案原始疊構圖：[img-001.png](assets/img-001.png)。圖面直接提供的層別、厚度、材料註記與 Notes 是本稿首要依據。
- [EMC EM-370(Z)-15 / EM-37B(Z)-15 官方資料表](https://www.emctw.com/upload/website/item/EM-370%28Z%29-15%20Datasheet%2020240716_24081911740.pdf)。僅用於對應版本的材料物性與產品配對，不作為此專案供料證明。
- [IPC 基材規範說明](https://www.ipc.org/meet-your-standards)：IPC-4101 涵蓋 laminate 與 prepreg 的基材要求。
- [Isola 玻纖布資料表](https://www.isola-group.com/wp-content/uploads/Isola-Glass-Fabric-04_2022.pdf)：1037、1067 等布種的厚度與織數（對應 IPC-4412）。
- [Sierra Circuits：微孔深寬比](https://www.protoexpress.com/blog/microvia-aspect-ratio-hdi-design-mistake/)：IPC-2226 的 1:1 上限與 0.8:1 建議值。
- [IPC-4121 公開目錄與前言](https://www.ipc.org/TOC/IPC-4121.pdf)：列示與玻纖織物相關的 IPC-4412 參考規範；不用於判定本專案 MR/HR 代碼或供應來源。
- [Electronic things：一部影片完整了解電路板製作](https://youtu.be/jUftTXmC_ts)：一般 PCB 製作流程影片，整理見第 9 節。

## 9. 影片補充：一般 PCB 製作流程對照

來源：Electronic things 頻道〈一部影片完整了解電路板製作...〉（2026-10-21，約 12:39，JLCPCB 贊助），https://youtu.be/jUftTXmC_ts 。逐字稿為 YouTube 自動字幕，存於 `YouTube逐字稿/`（不部署）。以下為依字幕整理的重點，術語已依上下文校正；數值是影片舉的一般例子，不是本板規格。贊助段落（2:59–4:07）的供應商能力宣稱不採用。

**字幕校正**：剪層法 → 減成法、綠化銅 → 氯化銅、搶剪 → 強鹼、高猛酸甲 → 過錳酸鉀、疤痕 → 鈀、巨線雅鞍 → 聚醯亞胺（PI）、席 → 錫、回旱爐 → 回焊爐。

| 時間 | 章節 | 影片重點 | 與本板的對照 |
|---|---|---|---|
| 0:41 | 基板 | FR-4 是玻纖布含浸環氧樹脂；FR 表示耐燃。銅箔約 35 µm = 1 oz；電流越大銅越寬越厚。線路是去掉不要的銅（減成法）。 | 本板 L5／L6 為 0.5 oz（約 17 µm）；材料註記 EM370(Z) 高 Tg 系列。 |
| 1:31 | 蝕刻 | 刷磨 → 壓乾膜 → 曝光（底片或依 Gerber 直接成像）→ 弱鹼顯影 → 氯化銅蝕刻 → 強鹼去膜。側蝕使線路呈上窄下寬，曝光前先加寬補償。 | 對應「形成線路」；LDI 即直接成像。any-layer 細線可能用半加成法，本圖未指定。 |
| 4:07 | 壓合 | 四層板內層常做電源／接地平面。層數偶數、上下對稱以避免翹曲（銅與樹脂膨脹不同）。各層先做線路再夾 PP 壓合，例約 180°C、高壓、2 小時；壓合前逐層 AOI。 | 本板 4+2+4 對稱。影片溫度時間為一般例子，本圖無壓合曲線。 |
| 5:36 | 鍍通孔 | 機械疊鑽，十幾萬轉，最細約 0.15 mm，更細改雷射。孔壁需除膠渣（過錳酸鉀）、化學銅（鈀活化，<1 µm）、電鍍銅（影片說一般 ≥ 約 12 µm）。盲孔、埋孔只連相鄰層。 | 本板每次積層都走相同三步，但為雷射微孔且需填滿。圖面 PTH 最低 0.4 mil（約 10 µm）。 |
| 7:25 | 防焊 | 塗佈、曝光、顯影，只露焊墊；防錫橋與氧化。之後印白色文字。 | 圖面防焊單面 0.8 mil，已計入總厚。 |
| 8:10 | 表面處理 | 噴錫便宜但不平；化金先鎳後金（約 0.05 µm），焊點實際接在鎳上；OSP 最便宜但數月失效。 | 本圖未指定表面處理。 |
| 8:59 | 電測 | 多片共一張大板生產；郵票孔或 V 割分板；打樣用飛針、量產用針床。 | 電測只確認開短路，不等於微孔長期可靠度。 |
| 9:53 | 貼片 | 鋼板約 0.1 mm 決定錫量；錫膏為錫粉＋助焊劑；無鉛錫約 217°C 熔化、爐溫最高約 240°C；表面張力自動對位；出爐 AOI。 | 迴焊是四次壓合後的又一次高溫，呼應選用高 Tg 材料。 |
| 11:13 | 板材 | 軟板用聚醯亞胺；鋁基板以薄絕緣層導熱；線路同樣靠蝕刻。 | 本板為剛性玻纖／樹脂板。 |
| 11:43 | 精度 | 線越細側蝕影響越大；各層對位差幾十微米孔就會偏；線寬、銅厚與到參考層距離決定阻抗，阻抗突變造成反射。 | 本板 47–61 µm 介電層影響阻抗，可用殘銅率滑桿觀察厚度變化。 |

影片章節沒有單獨介紹雷射微孔與逐層積層，本頁其餘章節補足 any-layer HDI 的部分。

## 10. 線路工法：mSAP、SAP 與 aSAP（RDL）

本節縮寫：

| 縮寫 | 英文全名 | 中文 |
|---|---|---|
| mSAP | modified Semi-Additive Process | 改良型半加成法 |
| SAP | Semi-Additive Process | 半加成法 |
| aSAP | advanced Semi-Additive Process | 先進半加成法（Fraunhofer IZM 用語） |
| RDL | Redistribution Layer | 重布線層：晶片與載板之間的細線路 |
| ABF | Ajinomoto Build-up Film | 味之素增層膜 |
| PID | Photo-Imageable Dielectric | 感光型絕緣層 |
| PVD | Physical Vapor Deposition | 物理氣相沉積（濺鍍屬於此類） |
| LDI | Laser Direct Imaging | 雷射直接成像 |
| L/S | Line / Space | 線寬／線距 |

來源：社群圖文〈電路板系列番外｜一層線路怎麼做〉三張圖卡與貼文（本機 `mSAP_SAP_RDL/`，不進 repo）。網頁依其架構重畫 SVG，不嵌入原圖。數值查證：Fraunhofer IZM〈High Density Organic Substrates for Chiplet Technologies〉（IMAPS 2024）第 6、11 頁；MacDermid Enthone〈Achieving Fine Lines and Spaces Using MSAP〉（PCD&F 2018）。ULVAC、JIEP、日月光的內容為原貼文引述，未另行查證。

**和 Pattern Plating 的關係**：三種做法的第 5 步「光阻溝槽 → 電鍍長線 → 剝光阻」都是圖形電鍍，但和軟硬結合板課程〈蓋孔法 vs 圖形電鍍法〉頁的傳統 Pattern Plating 不同：傳統做法的底是一般銅箔＋薄一銅，靠鍍錫保護、鹼性蝕刻去掉背景銅；mSAP／SAP／aSAP 的底只有幾微米到幾百奈米，不鍍錫，剝光阻後直接用差異蝕刻（Fraunhofer：Differential etch；MacDermid：differential or flash etch）去底。

| 項目 | mSAP | SAP | aSAP（RDL） |
|---|---|---|---|
| 絕緣層 | 絕緣層＋超薄銅箔 1.5–3 µm | ABF 膜 | ABF 膜或感光型絕緣層 |
| 清孔 | 濕式除膠渣 | 濕式，同時咬粗表面 | 電漿乾式，削平孔壁 |
| 打底 | ＋化學銅 1–2 µm，合計 2.5–5 µm | 化學銅 1–2 µm | 濺鍍 Ti＋Cu 50–500 nm |
| 去底 | 蝕最多（MacDermid：典型 2–3 µm） | 蝕 1–2 µm | 零點幾微米 |
| 線寬主場（Fraunhofer） | > 20 µm | 20–10 µm | 10–5 µm 以下 |
| 用途 | 手機主機板、光模組板 | ABF 載板 | 先進封裝 RDL |

**與本板的關係**：MacDermid 同文比較線寬／線距：傳統減成法約 60/60 µm、any-layer 約 40/40 µm、mSAP 可到 20/20 µm；mSAP 不先做全板填孔，填孔與長線在同一次圖形電鍍完成（約 18–20 µm）。本頁製程章的「填孔鍍銅 → 形成線路」是減成法的教學順序。本板疊構圖沒有指定線路工法與線寬，只能說這類 any-layer 手機板常用 mSAP，不能斷言本板採用。

**去底滑桿的模型**：把去底當成等向蝕刻，線的頂面與兩側各蝕掉約一個底厚（鍍銅高 15 µm）。實際的差異蝕刻會讓底蝕得比電鍍銅快，被啃的量通常較少；板廠也會預先加寬線路補償。